Az integrált áramköri tárolók dinamikus billentésű változatai az ún. élvezérelt flip-flop-ok. Ezekben az áramkörökben - technológiai és áramköri méretek miatt - kapacitív csatolókapu nem valósítható meg. Az élvezérlés lényege, hogy az áramkörben alkalmazott logikai kapuk késleltetési idői eredményezik a kis időtartamú billentő jelet a bemeneti vezérlés szintváltozásakor. Az állandósult jelek időtartama alatt a flip-flop leválasztódik a vezérlőbemenetekről.
A leírt elvi megoldásra példa az ábra szerinti logikai felépítésű D flip-flop. A tároló a K5-K6 jelű NAND kapukból álló statikus - 0 szinttel billenthető - RS flip-flop. A C billentő jel 0 szintjekor a flip-flop nem kap vezérlést, mivel a K2 és K3 kapuk kimenete (R,S) - a D vezérlőbemenet értékétől függetlenül - 1 szintű. Ez az időszak az előkészítő fázis. Ekkor az áramkör A és B belső pontjainak logikai szintjeit a D bemenet logikai értéke határozza meg, az
összefüggések szerint.